CY7C1414BV18-200BZC IC SRAM 36MBIT PARALLEL 165FBGA Cypress Semiconductor Corp.

Functionele beschrijving

De CY7C1425KV18, CY7C1412KV18 en CY7C1414KV18 zijn 1,8 V synchrone SRAM's, uitgerust met QDR II-architectuur.de leespoort en de schrijfpoort om toegang te krijgen tot het geheugenarrayDe leespoort heeft toegewijde gegevensuitgangen om leestoperaties te ondersteunen en de schrijfpoort heeft toegewijde gegevensinvoeringen om schrijfoperaties te ondersteunen.

Kenmerken

■ Afzonderlijke onafhankelijke lees- en schrijfpoorten
¢ Ondersteunt gelijktijdige transacties
■ 333 MHz-klok voor grote bandbreedte
■ Twee-woord-uitbarsting op alle toegangspoorten
■ Double data rate (DDR) -interfaces op zowel lees- als schrijfpoorten (gegevens worden overgedragen op 666 MHz bij 333 MHz)
■ Twee ingangsklokken (K en K) voor nauwkeurige DDR-timing
❐ SRAM uses rising edges only
■ Twee ingangsklokken voor de uitgangsgegevens (C en C) om de verschillen in klokverschil en vluchttijd tot een minimum te beperken
■ Echoklokken (CQ en CQ) vereenvoudigen de gegevensopname in hogesnelheidssystemen
■ Single multiplexed address input bus vergrendelingen adresinvoer voor zowel lezen als schrijven poorten
■ Afzonderlijke havenkeuzes voor dieptevergroting
■ Synchrone, intern geautomatiseerde schrijft
■ QDR® II werkt met een leeslatentie van 1,5 cyclus wanneer DOFF HIGH is ingesteld
■ Werkt vergelijkbaar met een QDR-I-apparaat met 1 cyclus leeslatentie wanneer DOFF is ingesteld op LOW
■ Verkrijgbaar in × 9, × 18 en × 36 configuraties
■ Volledige gegevenscoherentie, met de meest recente gegevens
■ Core VDD = 1,8 V (±0,1 V); I/O VDDQ = 1,4 V naar VDD
¢ Ondersteunt zowel 1,5 V als 1,8 V I/O-toevoer
■ Verkrijgbaar in 165-bal FBGA-pakket (13 × 15 × 1,4 mm)
■ Biedt zowel Pb-vrije als niet-Pb-vrije pakketten aan
■ HSTL-uitgangsbuffers met variabele aandrijving
■ JTAG 1149.1 compatibele testtoegangspoort
■ Fase-locked loop (PLL) voor nauwkeurige gegevensplaatsing