IDT70T3319S133DD IC SRAM 4.5MBIT PARALLEL 144TQFP Renesas Electronics America Inc.

Beschrijving

De IDT70T651/9 is een hoge snelheid 256/128K x 36 Asynchrone Dual-Port Static RAM.De IDT70T651/9 is ontworpen om te worden gebruikt als een stand-alone 9216/4608K-bit Dual-Port RAM of als een combinatie van MAS TER / SLAVE Dual-Port RAM voor 72-bit of meer woord systeemHet gebruik van de IDT MASTER/SLAVE Dual-Port RAM-benadering in 72-bits of bredere geheugensysteemtoepassingen resulteert in een volledige snelheid, foutloze werking zonder de noodzaak van extra discrete logica.
Dit apparaat biedt twee onafhankelijke poorten met afzonderlijke besturings-, adres- en I/O-pins die onafhankelijke, asynchrone toegang voor lezen of schrijven naar elke locatie in het geheugen mogelijk maken.Een door de chip gecontroleerde automatische uitschakelfunctie maakt het mogelijk (ofwel CE0 of CE1) de op de chip geplaatste circuits van elke poort in te voeren in een zeer lage standby-afstand.
De IDT70T651/9 heeft een RapidWrite-modus waarmee de ontwerper back-to-back schrijfoperaties kan uitvoeren zonder elke cyclus de R / W-ingang te pulseren.Dit is vooral belangrijk bij de cyclustijden van 8 en 10ns van de IDT70T651/9, waardoor ontwerpoverwegingen bij deze hoge prestatieniveaus worden vergemakkelijkt.
De 70T651/9 kan een werkspanning van 3,3 V of 2,5 V op één of beide poorten ondersteunen, die wordt bestuurd door de OPT-pins.

Kenmerken

◆ Echte Dual-Port geheugencellen die gelijktijdige toegang tot dezelfde geheugengebieden mogelijk maken
◆ Toegang met hoge snelheid
Commerciële: 8/10/12/15n (max.)
Industriële: 10/12ns (max.)
◆ RapidWrite-modus vereenvoudigt opeenvolgende schrijfcycli met hoge snelheid
◆ Dual-chip-activaties maken diepte-uitbreiding mogelijk zonder externe logica
◆ IDT70T651/9 vergroot eenvoudig de gegevensbusbreedte tot 72 bits of meer met behulp van de Master/Slave selectie bij cascading van meer dan één apparaat
◆ M/S = VIH voor BUSY output flag op Master, M/S = VIL voor BUSY input op Slave
◆ Bezette en onderbroken vlaggen
◆ On-chip poort arbitrage logica
◆ Volledige hardware-ondersteuning van semaphore-signalisatie tussen poorten op de chip
◆ Volledig asynchrone werking vanuit beide poorten
◆ Afzonderlijke bytecontroles voor compatibiliteit tussen multiplexbus en busmatching
◆ Slaapmodus-invoer op beide poorten
◆ Ondersteunt JTAG-functies die voldoen aan IEEE 1149.1
◆ Een enkele 2,5V (± 100mV) voedingsbron voor de kern
◆ LVTTL-compatibele, selecteerbare 3.3V (±150mV) /2.5V (±100mV) stroomvoorziening voor I/O's en regelsignalen op elke poort
◆ Verkrijgbaar in een 256-ballen Ball Grid Array, 208-pin Plastic Quad Flatpack en 208-ball fine pitch Ball Grid Array.
◆ Industrieel temperatuurbereik (~40°C tot +85°C) is beschikbaar voor geselecteerde snelheden