SAK-XE164GM-72F80LAA 16-BIT FLASHRISC MCU Infineon Technologies

Samenvatting van de kenmerken

Voor een snel overzicht en een gemakkelijke referentie worden de kenmerken van de XE167xM hier samengevat.
• High-performance CPU met vijf-stage pipeline en MPU
¢ 12,5 ns instructiecyclus bij CPU-klok van 80 MHz (uitvoering in een enkele cyclus)
Eencyclus 32-bits optellen en aftrekken met 40-bits resultaat
Eencyclusvermenigvuldiging (16 × 16 bit)
- Afdeling achtergrond (32 / 16 bit) in 21 cycli
Eencyclusvermenigvuldigings- en accumulatie-instructies (MAC)
Verbeterde Boolean bit manipulatie faciliteiten
 Uitvoering van sprong met nulcyclus
- Aanvullende instructies voor ondersteuning van HLL en besturingssystemen
¢ Registergebaseerd ontwerp met meerdere variabele registerbanken
¢ Ondersteuning van snelle contextwisseling met twee extra lokale registerbanken
16 MBytes totale lineaire adresruimte voor code en gegevens
1024 Bytes speciale functieregisteroppervlakte op de chip (C166-familie compatibel)
Geïntegreerde geheugenbeschermingseenheid (MPU)
• Onderbrekingssysteem met 16 prioriteitsniveaus voor maximaal 96 bronnen
¢ Selecteerbare externe ingangen voor het genereren van onderbrekingen en het ontwaken
¢ De snelste bemonstering 12,5 ns
• Achtkanaals onderbrekingsgestuurde gegevensoverdracht met een enkele cyclus met Peripheral Event Controller (PEC), 24-bits wijzers bedekken de totale adresruimte
• Clockgeneratie uit interne of externe klokbronnen, met behulp van on-chip PLL of prescaler
• Hardware CRC-Checker met programmeerbare polynomen om geheugengebieden op de chip te controleren
• On-chip geheugenmodules
8 Kbytes stand-by RAM (SBRAM) op de chip
2 Kbytes RAM (DPRAM)



Beveiliging van de inhoud van het geheugen door middel van een foutcorrectiecode (ECC)
• Perifere modules op de chip


¢ Tot 4 opvang- en vergelijkingsunits voor flexibele PWM-signaalopwekking (CCU6x)
- Twee synchroniserbare A/D-converters met in totaal maximaal 24 kanalen, 10 bit resolutie, conversietijd onder 1 μs, optionele gegevensvoorverwerking (gegevensreductie, bereikcontrole), detectie van kapotte draden
¢ maximaal 8 seriële interfaces kanalen die kunnen worden gebruikt als UART, LIN, high-speed synchrone channel (SPI), IIC bus interface (10-bit adresseren, 400 kbit/s), IIS interface
On-chip MultiCAN-interface (Rev. 2.0B actief) met maximaal 128 berichtobjecten (Full CAN/Basic CAN) op maximaal 6 CAN-nodes en gatewayfunctionaliteit
¢ On-chip systeem timer en on-chip realtime klok
• maximaal 12 Mbytes externe adresruimte voor code en gegevens
¢ Programmeerbare externe buskenmerken voor verschillende adresbereiken
¢ Multiplexed of demultiplexed externe adres-/gegevensbussen
¢ Selecteerbare breedte van de adresbus
¢ 16-bits of 8-bits gegevensbusbreedte
5 programmeerbare chip-selectie signalen
¢ Ondersteuning bij arbitrage tussen bussen voor het vasthouden en het bevestigen van de wachttijd
• Eenmalige voeding van 3,0 V tot 5,5 V
• Programmabele wachthond-timer en oscillator-wachthond
• Tot 119 I/O-lijnen voor algemeen gebruik
• On-chip bootstrap loaders
• Ondersteund door een volledig scala aan ontwikkelingsinstrumenten, waaronder C-compilers, macro-assemblerpakketten, emulators, evaluatieborden, HLL-debuggers, simulators, logische analysatordemonstallers,programmabordjes
• Ondersteuning voor debug op de chip via Device Access Port (DAP) of JTAG-interface
• 144-pin groen LQFP-pakket, 0,5 mm (19,7 mil) laag